PA-7100LC -Wikipedia


Un microprocessore PA-7100LC.

IL PA-7100LC è un microprocessore che implementa il PA-RISC 1.1 architettura del set di istruzioni (ISA) sviluppato da Hewlett Packard (HP). È anche conosciuto come il PCX-Le dal suo nome in codice, Colibrì. È stato progettato come microprocessore a basso costo per sistemi di fascia bassa.(1) I primi sistemi dotati del PA-7100LC furono introdotti nel gennaio 1994. Questi sistemi utilizzavano parti da 60 e 80 MHz. Una parte da 100 MHz ha debuttato nel giugno 1994. Il PA-7100LC è stato il primo microprocessore PA-RISC a implementare la MAX-1 istruzioni multimediali, un primo singola istruzione, più dati (SIMD) estensione del set di istruzioni multimediali che forniva istruzioni per migliorare le prestazioni di MPEG decodifica video.

Muore del PA-7100LC.

Il PA-7100LC era basato su PA-7100. Sono stati apportati importanti miglioramenti superscalare esecuzione e un’unità intera aggiuntiva. Il PA-7100LC ha inoltre implementato miglioramenti architetturali tra cui le istruzioni multimediali MAX-1, pagine di memoria non memorizzabili nella cache e bi-endian supporto. L’esecuzione superscalare è stata migliorata aggiungendo l’unità intera aggiuntiva e modificando la logica di controllo in modo che due istruzioni intere, due unità di deposito di caricooppure è possibile emettere un numero intero e un archivio di caricamento in un ciclo in aggiunta alle combinazioni di istruzioni esistenti supportate dal PA-7100.

Sono state apportate numerose modifiche ai circuiti derivati ​​dal PA-7100LC. In primo piano, il unità a virgola mobile il moltiplicatore è stato modificato per occupare meno area dimezzando l’albero di sommatori carry-save questo riassumeva il prodotti parziali del mantissa. Questa semplificazione ha lasciato invariata la latenza delle moltiplicazioni a precisione singola (due cicli), ma ha aumentato la latenza delle moltiplicazioni a precisione doppia a tre cicli. La perdita di prestazioni è stata ritenuta accettabile in quanto il PA-7100LC è stato progettato per workstation multimediali di fascia media dove i moltiplicatori a precisione singola sono più diffusi. Integrato on-die per ridurre i costi è a controllore di memoria che supporta fino a 2 GB di memoria e un controller I/O.

L’organizzazione delle cache è diversa da quella della maggior parte delle CPU PA-RISC progettate da HP. Le grandi cache esterne di istruzioni e dati sono state sostituite da una cache di istruzioni on-die con una capacità di 1 KB e una grande cache esterna da 8 KB a 2 MB. La cache esterna è unificata e contiene sia istruzioni che dati.(1)

Il PA-7100LC è composto da 900.000 transistor e misura 14,2 x 14,2 mm per un’area di 201,64 mm2. È stato fabbricato da HP nel processo CMOS26B metallico a tre livelli da 0,8 μm. Il PA-7100LC è confezionato in un connettore da 432 pin matrice di griglie di perni in ceramica.

PA-7300LC(modificare)

Un microprocessore PA-7300LC.

IL PA-7300LC è stato un ulteriore sviluppo del PA-7100LC. È stato introdotto a metà del 1996 come microprocessore di fascia bassa e media a complemento di quello di fascia alta PA-8000 nelle workstation e nei server HP. Il PA-7300LC integra un PA-7100LC migliorato, cache di istruzioni e dati da 64 KB, controller della cache L2, controller di memoria e un Autobus GSC controller su un singolo chip. È stato il primo microprocessore PA-RISC a includere una quantità significativa di cache su chip. La cache unificata L2 era opzionale e poteva essere protetta dalla parità. Potrebbe essere costruito da SRAM registro a registro, flusso continuo o asincrono.

Muore del PA-7300LC.

Il PA-7300LC conteneva 9,2 milioni di transistor, di cui 1,2 milioni utilizzati nella logica e 8 milioni nelle cache; e misurava 15,3 x 17,0 mm per un’area di 260,1 mm2. È stato fabbricato da HP nel processo CMOS14C, un processo CMOS metallico a quattro strati da 0,5 µm, 3,3 V.

Riferimenti(modificare)

  1. ^ UN B Rockman, Simon (aprile 1994). “Sei dei migliori”. Il mondo dei personal computer. pagine 464–468, 470, 472.
  • Gwennap, Linley (24 gennaio 1994). “Il nuovo processore PA-RISC decodifica video MPEG” . Rapporto sul microprocessore. pagine 16-17.
  • Gwennap, Linley (13 novembre 1995). “Il PA-7300LC integrato alimenta la fascia media HP” . Rapporto sul microprocessore.
  • Hollenbeck, D. et al. (1996). “PA7300LC integra la cache per il rapporto costo/prestazioni” . COMPCON ’96 Digest di documenti tecnici.
  • Josephson, D.; Piano, M.; Dixon, D. (1995). “Test IDDQ del microprocessore: un caso di studio”. Progettazione e test IEEE di computer.
  • Josephson, DD; DixonDJ; Arnold BJ (1993). “Caratteristiche di test del processore HP PA7100LC” . Atti della conferenza internazionale sui test dell’IEEE.
  • Kever, W. et al. (1997). “Un microprocessore RISC da 200 MHz con cache su chip da 128 kB”. Raccolta ISSCC di documenti tecnici.
  • Knebel, P. et al. (1993). “PA7100LC di HP: un processore PA-RISC superscalare a basso costo”. COMPCON Digest of Papers della primavera ’93.
  • Knebel, P. et al. (1995). “Il microprocessore PA 7100LC: un caso di studio sulle decisioni di progettazione di circuiti integrati in un ambiente competitivo“. hpjournal aprile 1995″.
  • Lee, RB (1995). “Video MPEG in tempo reale tramite decomposizione software su un processore PA-RISC”.
  • Lee, RB (aprile 1995). “Accelerare la multimedialità con microprocessori avanzati”. IEEEMicro.
  • Meneghini, T.; Josephson, D. (1997). “Test IDDQ di un microprocessore HP PA-RISC da 180 MHz con cache programmate a ridondanza”. Workshop internazionale IEEE sul riassunto IDDQ di documenti tecnici.
  • Undy, S. et al. (aprile 1994). “Un chipset per workstation grafica e multimediale a basso costo” . IEEEMicro.
  • Processore PA-7100LC PA-RISC OpenPA.net
  • Processore PA-7300LC PA-RISC OpenPA.net

link esterno(modificare)

Hummingbird: un processore PA_RISC superscaler a basso costo, conferenza di Stephen Undy




Source link

Lascia un commento

Il tuo indirizzo email non sarà pubblicato. I campi obbligatori sono contrassegnati *

Torna in alto