DIMM completamente bufferizzato – Wikipedia


Controller di memoria con connessioni seriali differenziali a DDR2 FB-DIMM. L’AMB è visibile al centro di ciascun DIMM.

DIMM completamente bufferizzato (O FB-DIMM) è una tecnologia di memoria che può essere utilizzata per aumentare l’affidabilità e la densità dei sistemi di memoria. A differenza dell’architettura del bus parallelo delle DRAM tradizionali, un FB-DIMM ha un’interfaccia seriale tra il controller di memoria e il buffer di memoria avanzato (AMB). Convenzionalmente, le linee dati da controllore di memoria devono essere collegati alle linee dati in ogni DRAM modulo, ovvero tramite autobus multidrop. Man mano che la larghezza della memoria aumenta insieme alla velocità di accesso, il segnale si degrada nell’interfaccia tra il bus e il dispositivo. Ciò limita la velocità e la densità della memoria, quindi FB-DIMM adottare un approccio diverso per risolvere il problema.

I moduli FB-DIMM DDR2 a 240 pin non sono né meccanicamente né elettricamente compatibili con i moduli DIMM DDR2 convenzionali a 240 pin. Di conseguenza, questi due tipi di DIMM sono dentellati in modo diverso per impedire l’utilizzo di quello sbagliato.

Come per quasi tutte le specifiche RAM, la specifica FB-DIMM è stata pubblicata da JEDEC.

Tecnologia(modificare)

FB-DIMM DDR2 rispetto a DIMM DDR2

L’architettura DIMM completamente bufferizzata introduce un buffer di memoria avanzato (AMB) tra il controller di memoria e il modulo di memoria. non mi piace il parallelo architettura bus delle DRAM tradizionali, un FB-DIMM ha a interfaccia seriale tra il controller di memoria e l’AMB. Ciò consente un aumento della larghezza della memoria senza aumentare il numero di pin del controller di memoria oltre un livello fattibile. Con questa architettura, il controller di memoria non scrive direttamente sul modulo di memoria; piuttosto avviene tramite l’AMB. L’AMB può quindi compensare il deterioramento del segnale memorizzando nel buffer e inviando nuovamente il segnale.

L’AMB può anche offrire Correzione dell’errore, senza imporre alcun sovraccarico aggiuntivo al processore o al controller di memoria del sistema. Può anche utilizzare il Correzione del failover bit-lane funzionalità per identificare percorsi di dati errati e rimuoverli dal funzionamento, riducendo drasticamente gli errori di comando/indirizzo. Inoltre, poiché le letture e le scritture sono bufferizzate, possono essere eseguite in parallelo dal controller di memoria. Ciò consente interconnessioni più semplici e (in teoria) chip controller di memoria indipendenti dall’hardware (come DDR2 E DDR3) che possono essere utilizzati in modo intercambiabile.

Gli svantaggi di questo approccio sono; introduce latenza alla richiesta di memoria, richiede un consumo energetico aggiuntivo per i chip buffer e le attuali implementazioni creano un bus di scrittura della memoria significativamente più stretto del bus di lettura della memoria. Ciò significa che i carichi di lavoro che utilizzano molte scritture (come calcolo ad alte prestazioni) sarà notevolmente rallentato. Tuttavia, questo rallentamento non è affatto grave quanto la mancanza di capacità di memoria sufficiente per evitare di utilizzare quantità significative di memoria memoria virtualequindi i carichi di lavoro che utilizzano quantità eccessive di memoria in schemi irregolari potrebbero essere agevolati utilizzando DIMM con buffer completo.(citazione necessaria)

Protocollo(modificare)

Lo standard JEDEC JESD206 definisce il protocollo e JESD82-20 definisce l’interfaccia AMB per la memoria DDR2. Il protocollo è descritto in modo più generale in molti altri luoghi.(1)(2)(3)(4)(5)

Il canale FB-DIMM è costituito da 14 corsie bit “in direzione nord” che trasportano i dati dalla memoria al processore e da 10 corsie bit “in direzione sud” che trasportano comandi e dati dal processore alla memoria. Ogni bit viene trasferito su una coppia differenziale, con clock a 12 volte la frequenza di clock di base della memoria, 6 volte la velocità di dati a doppio pompaggio. Ad esempio, per i chip DRAM DDR2-667, il canale funzionerebbe a 4000 MHz. Ogni 12 cicli costituiscono un frame, 168 bit in direzione nord e 120 bit in direzione sud.

Un frame in direzione nord trasporta 144 bit di dati, la quantità di dati prodotti da un array DDR SDRAM di 72 bit di ampiezza in quel lasso di tempo, e 24 bit di CRC per il rilevamento degli errori. Non sono presenti informazioni sull’intestazione, sebbene i frame non utilizzati includano un CRC deliberatamente non valido.

Un frame in direzione sud trasporta 98 ​​bit di carico utile e 22 bit CRC. Due bit di payload sono un tipo di frame e 24 bit sono un comando. I restanti 72 bit possono essere (a seconda del tipo di frame), 72 bit di dati di scrittura, altri due comandi a 24 bit o un ulteriore comando più 36 bit di dati da scrivere in un registro di controllo AMB.

I comandi corrispondono ai cicli di accesso DRAM standard, come i comandi di selezione riga, precarica e aggiornamento. I comandi di lettura e scrittura includono solo gli indirizzi di colonna. Tutti i comandi includono un indirizzo FB-DIMM a 3 bit, che consente fino a 8 moduli FB-DIMM su un canale.

Poiché i dati di scrittura vengono forniti più lentamente di quanto previsto dalla memoria DDR, le scritture vengono memorizzate nel buffer nell’AMB finché non possono essere scritte in sequenza. I comandi di scrittura non sono direttamente collegati ai dati di scrittura; invece, ogni AMB ha una FIFO di dati di scrittura che viene riempita da quattro frame di dati di scrittura consecutivi e viene svuotata da un comando di scrittura.

Sia i collegamenti in direzione nord che quelli in direzione sud possono funzionare alla massima velocità con una linea di bit disabilitata, scartando 12 bit di informazioni CRC per frame.

Si noti che la larghezza di banda di un canale FB-DIMM è uguale alla larghezza di banda di picco in lettura di un canale di memoria DDR (e questa velocità può essere sostenuta, poiché non c’è contesa per il canale in direzione nord), più metà della larghezza di banda di picco in scrittura di un canale FB-DIMM. Canale di memoria DDR (che spesso può essere sostenuto, se è sufficiente un comando per frame). L’unico sovraccarico è la necessità di un frame di sincronizzazione del canale (che suscita in risposta un frame di stato in direzione nord) ogni 32-42 frame (overhead del 2,5–3%).

Implementazioni(modificare)

Intel ha adottato la tecnologia per loro Xeon serie 5000/5100 e oltre, che considerano “una direzione strategica a lungo termine per i server”.(6)

Microsistemi solari utilizzati FB-DIMM per Niagara II (UltraSparc T2) processore del server.(7)

La piattaforma di sistema per appassionati di Intel Sentiero del teschio utilizza FB-DIMM per il sistema multi-GPU con doppio socket CPU.(8)

Gli FB-DIMM hanno 240 pin e hanno la stessa lunghezza totale degli altri DIMM DDR ma differiscono per avere rientranze su entrambe le estremità all’interno dello slot.

Il costo della memoria FB-DIMM era inizialmente molto più alto di DIMM registrato, che potrebbe essere uno dei fattori alla base del suo attuale livello di accettazione. Inoltre, il chip AMB dissipa una notevole quantità di calore, portando ad ulteriori problemi di raffreddamento. Sebbene siano stati compiuti notevoli sforzi per ridurre al minimo il ritardo nell’AMB, vi sono alcuni costi notevoli nella latenza di accesso alla memoria.(9)(10)(11)

Storia(modificare)

A partire da settembre 2006, AMD ha eliminato FB-DIMM dalla propria tabella di marcia.(12) Nel dicembre 2006, AMD ha rivelato in una delle diapositive che i microprocessori si basavano sul nuovo K10 la microarchitettura ha il supporto per FB-DIMM “quando appropriato”.(13) Inoltre, AMD ha sviluppato anche il Memory Extender Socket G3 (G3MX), che utilizza un singolo buffer per ogni 4 moduli invece di uno per ciascuno, che sarà utilizzato dai sistemi basati su Opteron nel 2009.(14)

Al 2007 Forum degli sviluppatori Intel, è stato rivelato che i principali produttori di memorie non hanno intenzione di estendere FB-DIMM per supportare DDR3 SDRAM. Invece, sono stati dimostrati solo DIMM registrati per SDRAM DDR3.(15)

Nel 2007, Intel ha dimostrato FB-DIMM con latenze più brevi, CL5 e CL3, mostrando un miglioramento delle latenze.(16)

Il 5 agosto 2008, Elpida Memoria ha annunciato che avrebbe prodotto in serie il primo FB-DIMM al mondo a 16 Gigabyte capacità, a partire da Q4 2008,(17) tuttavia a partire da gennaio 2011 il prodotto non è apparso e il comunicato stampa è stato cancellato dal sito Elpida.(18)

Guarda anche(modificare)

Riferimenti(modificare)

link esterno(modificare)




Source link

Lascia un commento

Il tuo indirizzo email non sarà pubblicato. I campi obbligatori sono contrassegnati *

Torna in alto